[轉]訊號於傳輸時的衰減失真

[參考資料] 新電子

解決訊號失真　實體層測試舉足輕重　  

在訊號傳輸的實體層規範中，最重要的就是減少失真，並讓訊號能在接收端能正確的還原發射端的資料，當然在接收端中可以用前向糾錯(FEC)等方式將資料做還原，但是愈多錯誤須做的冗餘運算就會增多，這樣一來不但會降低整體系統頻寬，也會讓IC設計成本增加，在訊號完整性中，傳輸線是高速通訊的根本，因此也要先對其物理特性做一探討。  

圖3是以一般FR4線路板為例，透過弦波的方式行走一段距離後得到的訊號衰減結果，其中影響到的參數除原本傳輸線阻抗匹配設計外，還有材料特性，如介電常數的Dk及耗損因子的Df。在理想情況下，Dk與Df和頻率無關，若是以Dk=4及Df=0.02的FR4來看，其每吋衰減量為

，如果是以3Gbit/s傳輸速率，並以NRZ的數位訊號格式來表示，其基頻為1.5GHz。  

圖3 以PCB為例，不同的Df值在3Gbit/s數位訊號下的眼圖模擬。

而從經驗法則來推估數位訊號的頻寬，一般是以基頻的三倍來做定義，則3Gbit/s就需要至少4.5GHz的3dB類比頻寬能力，若在PCB上的路徑是4吋來估計，其衰減量

 

，以

來換算，

其衰減量會使振幅減少約20%，也就是愈高頻及愈長的傳輸線，其衰減量會更大，最終使接收端無法辨別其傳送位元。  

然而，實際情形更複雜，除Df衰減外，愈高頻率下Dk值會影響阻抗及波形上升時間，故對於PCB材料選擇及先期訊號的品質驗證相當重要。  

相對在不同領域中，也有相關重要參數對訊號品質做把關的動作。而圖3下方是以安捷倫(Agilent)的先進設計系統(Advance Design System, ADS)平台模擬在已知Df下，不同Df值造成的眼圖失真情形。  

補償電路居「中」斡旋　高速傳輸解決方案成形　  

當然，在設計方面，選用更好的材料可解決頻寬及衰減量等問題，但是整體成本就會因而上升，進而拉抬產品的終端售價，在微利的科技時代中，這往往就是優勝劣敗的關鍵。  

事實上，衰減是無可避免的現象，重點是如何以最少的成本去補強實體層的特性，因此，一般做法是在已知的訊號失真中，在訊號源之後及接收器之前加上增強、補償電路，而此種方式是目前在3Gbit/s以上傳輸速率的主要解決方式之一。  

當已知訊號失真大小，量測業者通常在發射端的後級用預先增強(Pre-emphasis)方式將部分訊號放大，其一的做法是當有連續11的編碼時，將第一個位元做電壓增益，對於在相同上升時間中，較高電壓的轉態(Transition)其相對應的頻率也較高，正好可對高頻訊號衰減做補償。因此，從圖4中，在加上增強訊號後，可看到眼圖在經過一段距離後仍有不錯的表現。  

圖4 在發射端中以Emphasis方式補償已知的訊號衰減

另一做法是在接收端解碼器前端做等化器(Equalizer)補償，因實際訊號經過不同介面如接頭、纜線後會有雜訊、通道串音等問題，所以在前端加上等化器可使眼圖有效取樣區間放大(圖5)，而常見等化器有連續時間線性等化器(Continuous Time Linear Equalizer, CTLE)、決策回饋等化器(Decision Feedback Equalizer, DFE)及前饋等化器(Feed Forward Equalizer, FFE)。  

圖5 在接收端中以等化器的方式對眼圖做訊號改善

總體來說，上述兩種方式在使用上都是有限制的，前提是訊號的衰減特性必須為已知，太多或太少的增強或等化都會增加失真程度，而讓接收端訊號過大而飽和，或過小而易受到雜訊干擾。在了解已知的衰減及補償方式後，緊接著再分別針對訊號源、傳輸線及接收端測試做一概括說明。